

TEMA 2. FAMILIAS LÓGICAS

2.0.- INTRODUCCIÓN

2.0.- INTRODUCCIÓN

2.1.- CARACTERÍSTICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS

2.1.2.- CARACTERÍSTICAS DINÁMICAS

2.2.- AZARES

2.3.- HOJAS DE CARACTERÍSTICAS (DATASHEETS)

2.3.1.- HOJAS DE CARACTERÍSTICAS 7400

2.3.2.- HOJAS DE CARACTERÍSTICAS 4023

2.3.3.- COMPATIBILIDAD ENTRE FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS / [PROBLEMAS](#)

TEMA 2. FAMILIAS LÓGICAS

2.0.- INTRODUCCIÓN

OBJETIVOS:

- Mostrar las **familias lógicas** más utilizadas en la actualidad
- Conocer y comparar las **características** y conocer sus limitaciones
- Interpretar Hojas de características (Datasheets)

TEMA 2. FAMILIAS LÓGICAS

2.1.- CARACTERÍSTICAS

LIMITACIONES TECNOLÓGICAS O DE FUNCIONAMIENTO:

- La **tecnología utilizada** condiciona el comportamiento:
Limitaciones en la implementación de funciones lógicas.


[Ley de Moore \(1\) \(2\).](#)

- Es necesario conocer las **características tecnológicas** de los circuitos que utilizemos

- Existen dos grupos principales de familias digitales:

Transistores **bipolares** o **TTL**

Transistores **MOS**



- Posteriormente aparecen nuevos grupos captando las mejores características de ambos: **Bi-CMOS / CMOS / ...**

TEMA 2. FAMILIAS LÓGICAS

2.1.- CARACTERÍSTICAS

LIMITACIONES TECNOLÓGICAS O DE FUNCIONAMIENTO:

- Los transistores **bipolares** están cada vez más en desuso por su **elevado consumo y menor escala de integración**
- Distinguir entre **características estáticas**: afectan al régimen **permanente** de funcionamiento de los circuitos (las entradas permanecen en un valor estable)
- Las **características dinámicas** afectan al régimen **transitorio** (cuando se producen cambios en las entradas del circuito)

TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS

CARACTERÍSTICAS ESTÁTICAS:

- Empleo en laboratorio y problemas de circuitos compatibles con **niveles lógicos TTL**
 - * Alimentación (V_{cc}) de **5V** (“1” lógico)
 - * Tensión de referencia (GND) a **0V** (“0” lógico)


TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS

FAMILIAS LÓGICAS CMOS, DE BAJA TENSION Y TTL:

Leyenda:


TTL. Lógica de transistor-transistor.
 S. TTL con circuitos Schottky.
 LS. TTL con Schottky y bajo consumo.
 AS. TTL con Schottky mejorada.
 ALS. Versión mejorada de LS.
 F. TTL de alta velocidad.
 4000. Serie 4000 de CMOS.
 HC. CMOS de alta velocidad.
 ABT. Tecnología BiCMOS avanzada.
 LVT. Tecnología BiCMOS de baja tensión.
 LV. Baja tensión.
 LVC. CMOS de baja tensión.
 ALVC. CMOS de baja tensión mejorada.
 ALVT. Tecnología BiCMOS de baja tensión mejorada.
 AHC. CMOS de alta velocidad mejorada.
 AVC. CMOS de muy baja tensión mejorada.



TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS

- La **entrada** de una puerta lógica puesta a “0” entrega corriente. Si está a “1” absorbe corriente.
- La **salida** de una puerta a “0” absorbe corriente. Si está a “1” entrega corriente.





TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS

Corrientes: definiciones

- $I_{ILmax} \Rightarrow$ Intensidad máxima de la entrada de una puerta cuando está en estado bajo (el signo negativo indica que esta corriente fluye hacia el exterior del dispositivo).
 - $I_{IHmax} \Rightarrow$ Intensidad máxima de entrada de una puerta cuando está en estado alto.
-
- $I_{OLmax} \Rightarrow$ Capacidad que tiene la puerta para absorber una intensidad cuando la salida se encuentra a nivel bajo. La puerta actúa como sumidero de corriente.
 - $I_{OHmax} \Rightarrow$ Intensidad que puede suministrar la puerta cuando la salida está a nivel alto. En este caso la puerta entrega corriente (fuente) a las entradas de las puertas de carga.



TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS

- Los niveles lógicos “0” y “1” no corresponden únicamente a los niveles de tensión de 0V y 5V, respectivamente.
- Se corresponden a unos niveles o rangos de tensión comprendidos para la ENTRADA entre V_{ILmin} y V_{ILmax} para el nivel 0 y entre V_{IHmin} y V_{IHmax} para el nivel 1.
- Los valores equivalentes para las SALIDAS se denominan: V_{OLmin} y V_{OLmax} para el nivel 0 y entre V_{OHmin} y V_{OHmax} para el nivel 1, respectivamente.

TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS

ENTRADA (I):

- V_{ILmin} : Tensión mínima en la entrada (I) para un nivel bajo (Low)
- V_{ILmax} : Tensión máxima en la entrada (I) para un nivel bajo (Low)
- V_{IHmin} : Tensión mínima en la entrada (I) para un nivel alto (High)
- V_{IHmax} : Tensión máxima en la entrada (I) para un nivel alto (High)

SALIDA (O):


- V_{OLmin} : Tensión mínima en la salida (O) para un nivel bajo (Low)
- V_{OLmax} : Tensión máxima en la salida (O) para un nivel bajo (Low)
- V_{OHmin} : Tensión mínima en la salida (O) para un nivel alto (High)
- V_{OHmax} : Tensión máxima en la salida (O) para un nivel alto (High)

TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS

Niveles lógicos: definiciones [<Volver](#)


- Margen de cero.
- Margen de uno.
- Margen de transición o zona prohibida



TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS

FAMILIAS LÓGICAS DE BAJA TENSIÓN (LOW VOLTAGE LOGIC FAMILIES)
Comparación frente a familias clásicas de los niveles lógicos de E/S



TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS


¿Por qué hay que considerar estos niveles?

- Analizaremos la salida de una puerta lógica mediante su **impedancia de salida** (puede ser distinta a nivel 0 y 1):

$$VOL = ROL \cdot IOL = ROL \cdot n \cdot IIL$$

$$VOH = VCC - ROH \cdot IOH = \\ = VCC - ROH \cdot n \cdot IIH$$

- El nivel lógico se degenera al aumentar el número de entradas conectadas a una salida.



TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS


Inmunidad al ruido

RUIDO: cualquier perturbación involuntaria que puede originar un cambio no deseado en la salida del circuito.

El ruido puede generarse externamente por:

- Presencia de escobillas en **motores** o interruptores
- Acoplo por conexiones o **líneas de tensión** cercanas
- **Picos de corriente** de alimentación

Inmunidad al ruido: capacidad para **tolerar fluctuaciones** en la tensión no deseadas en sus entradas sin que cambie el estado de salida.



TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS


Inmunidad al ruido. Margen de Ruido

- Margen de ruido a nivel bajo (V_{NIL}):

$$V_{NIL} = V_{ILmax} - V_{OLmax}$$

- Margen de ruido a nivel alto (V_{NIH}):

$$V_{NIH} = V_{OHmin} - V_{IHmin}$$



$$V_{NIH} = 2.5 - 2 = 0.5V$$

$$V_{NIL} = 1.8 - 1 = 0.8V$$

¿QUE FAMILIA UTILIZARÍAS PARA TRABAJAR EN UN AMBIENTE RUIDOSO?

$$V_{NIH} = 6 - 5 = 1V$$

	V_{IHmin}	V_{IHmax}	V_{ILmin}	V_{ILmax}	V_{OHmin}	V_{OHmax}	V_{OLmin}	V_{OLmax}
A	2	5	0	1.8	2.5	5	0	1
B	5	12	0	3	6	12	0	1.5

$$V_{NIL} = 3 - 1.5 = 1.5V$$

TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS



Fan-out o cargabilidad de la puerta:

Conocido el margen de ruido se determina el límite para el número de entradas que una puerta puede excitar.

Problemas si se supera el fan-out:

Si se conecta un número excesivo de puertas de carga (salida), la tensión V_{OH} puede caer por debajo de su valor mínimo V_{OHmin} .

No olvidar que aumentar la corriente de salida aumenta la disipación de potencia.



TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS

Formas de expresar el fan-out:

Para un correcto funcionamiento siempre tendrá que cumplirse (ambas):

$$I_{OL} \geq \sum I_{IL} \text{ 2ª etapa}$$

$$I_{OH} \geq \sum I_{IH} \text{ 2ª etapa}$$

- Respecto a la misma familia (se elige el **menor valor**)

$$\text{Fan-out}_{(L)} = \frac{I_{OL\text{máx}}}{I_{IL}}$$

$$\text{Fan-out}_{(H)} = \frac{I_{OH\text{máx}}}{I_{IH}}$$

- Respecto a la **unidad de carga** (TTL STANDARD)

$$\text{Fan-out}_{(L)} = \frac{I_{OL\text{máx}}}{1,6\text{mA}} (U.L.)$$

$$\text{Fan-out}_{(H)} = \frac{I_{OH\text{máx}}}{40\mu\text{A}} (U.H.)$$

TEMA 2. FAMILIAS LÓGICAS

2.1.1.- CARACTERÍSTICAS ESTÁTICAS

Disipación de potencia

DEFINICIONES:

I_{CCH} = Consumo de una puerta lógica cuando tiene un “1” lógico a la salida

I_{CCL} = Consumo de una puerta lógica cuando tiene un “0” lógico a la salida

La disipación de potencia media de una puerta lógica generalmente se calcula efectuando la media aritmética.

$$P_{Dmedia} = \frac{I_{CCH} \cdot V_{CC} + I_{CCL} \cdot V_{CC}}{2}$$

Importante:

Los cálculos se realizan en vacío, sin ninguna carga conectada.

TEMA 2. FAMILIAS LÓGICAS

2.1.2.- CARACTERÍSTICAS DINÁMICAS

CARACTERÍSTICAS DINÁMICAS:


- Las **conmutaciones en las salidas** de las puertas lógicas en respuesta al cambio en las entradas no son inmediatas, sino que **tardan cierto tiempo** en producirse.
- Las **características dinámicas** más importantes son los **tiempos de propagación (t_p)**: tiempo que tarda el circuito en cambiar de estado (del 50% en entrada al 50% en salida) y se debe al tiempo de carga de capacidades (transistores, capacidades parásitas, encapsulado, ...) y el **de transición (t_t)**
- **Tiempo de transición de subida (T_{TLH})**: Tiempo que transcurre entre el 10% y el 90% de la señal de salida.
- **Tiempo de transición de bajada (T_{THL})**: Tiempo que transcurre entre el 90% y el 10% de la señal de salida.

TEMA 2. FAMILIAS LÓGICAS

2.1.2.- CARACTERÍSTICAS DINÁMICAS

Tiempos de transición:

- **Tiempo de transición de subida (T_{TLH}):** Tiempo que transcurre entre el 10% y el 90% de la señal de salida.
- **Tiempo de transición de bajada (T_{THL}):** Tiempo que transcurre entre el 90% y el 10% de la señal de salida.




TEMA 2. FAMILIAS LÓGICAS

2.1.2.- CARACTERÍSTICAS DINÁMICAS

Retardos o tiempos de propagación.

T_{PLH} : Tiempo entre un determinado punto del pulso de entrada (50% del flanco) y el correspondiente punto (50% del flanco) del impulso de salida cuando la salida cambia de nivel bajo a nivel alto.

T_{PHL} : Igual pero cuando la salida cambia de nivel alto a nivel bajo.



Retardos en una puerta no inversora (ej. función OR)

$$T_{PLH} \approx T_{PHL}$$

Tiempo de propagación medio

$$T_{PD} = \frac{T_{PHL} + T_{PLH}}{2}$$

TEMA 2. FAMILIAS LÓGICAS

2.1.2.- CARACTERÍSTICAS DINÁMICAS

Producto: T_{PD} x Potencia disipada

La velocidad de un circuito junto con la disipación de potencia se convierten en los factores determinantes de la calidad de una familia lógica.

Para facilitar la comparación de unas familias lógicas con otras, estas dos características se suelen dar unidas en un **producto** entre ambas expresado generalmente en **pJ (picoJulio = 10^{-12} J)**.

TEMA 2. FAMILIAS LÓGICAS

2.1.2.- CARACTERÍSTICAS DINÁMICAS

El avance de la tecnología se enfoca en minimizar este producto.


PARAMETRO	TTL estándar	TTL 74L	TTL Schottky de baja potencia (LS)	Fairchild 4000B CMOS (con $V_{cc}=5V$)	Fairchild 4000B CMOS (con $V_{cc}=10V$)
Tiempo de propagación de puerta	10 ns	33 ns	5 ns	40 ns	20 ns
Frecuencia máxima de funcionamiento	35 MHz	3 MHz	45 MHz	8 MHz	16 MHz
Potencia disipada por puerta	10 mW	1 mW	2 mW	10 nW	10 nW
Margen de ruido admisible	1 V	1 V	0'8 V	2 V	4 V
Fan out	10	10	20	50(*)	50(*)

TEMA 2. FAMILIAS LÓGICAS


DISPOSITIVOS

TRANSISTOR MOS(Metal Óxido Semiconductor)

METAL (Polisilicio)



$$L = 2\lambda$$



DRENADOR y FUENTE
Altamente dopado

SUBSTRATO
Dopado débil

En función del tipo de dopado:

Canal N
 $V_{gs} > V_t$


Canal P
 $V_{gs} < V_t$

TEMA 2. FAMILIAS LÓGICAS


DISPOSITIVOS

Implementación funciones lógicas CMOS

[<Volver](#)



FUNCIÓN NAND




FUNCIÓN NOR

TEMA 2. FAMILIAS LÓGICAS

DISPOSITIVOS

Implementación función lógica TTL (NAND)



TEMA 2. FAMILIAS LÓGICAS

2.2.- AZARES

ORIGEN:

El comportamiento dinámico de un circuito puede generar un comportamiento anómalo.

Es habitual que se produzcan cambios de pequeña duración en las salidas sin producirse en las entradas ningún motivo que las generen.


Se produce porque las señales circulan por diferentes caminos con diferente duración.

Se conocen con el nombre de **riesgos (hazards)** o **fallos (glitches)**


TEMA 2. FAMILIAS LÓGICAS

2.2.- AZARES

Se pueden detectar en la simplificación y se pueden corregir en la fase de desarrollo del circuito.



F vale 1 cuando a y c valen 1, valga lo que valga b, sin embargo al pasar b de 1 a 0 se produce un cambio de pequeña duración en F (glitch).




TEMA 2. FAMILIAS LÓGICAS

2.2.- AZARES

En circuitos combinacionales no suelen tener mayores consecuencias por la corta duración del guiño, en los circuitos **secuenciales** si pueden afectar seriamente al comportamiento del circuito.

Se pueden evitar haciendo que todas las señales circulen por caminos con la misma duración.




Añadimos un **buffer** o un **doble inversor**.

De esta forma, la entrada b circula por dos caminos con el mismo retardo, **evitando el azar** que se producía.

TEMA 2. FAMILIAS LÓGICAS

2.2.- AZARES

Ejemplo de circuito en el que la puerta inversora provoca un **glitch**.



TEMA 2. FAMILIAS LÓGICAS


2.2.- AZARES

Al realizar la simplificación mediante los [diagramas de Karnaugh](#), se pueden evitar los azares de la forma siguiente:

Realizando grupos que, aunque sean redundantes, no dejen ningún grupo aislado. Véase el ejemplo siguiente:

c \ ba	00	01	11	10
	0	1	1	0
0	0	0	1	0
1	1	1	1	0

$$F = c \cdot \bar{b} + b \cdot a + c \cdot a$$



TEMA 2. FAMILIAS LÓGICAS

2.3.1.- HOJAS DE CARACTERÍSTICAS **7400**



September 1988
Revised July 2001

DM7400 Quad 2-Input NAND Gates

General Description


This device contains four independent gates each of which performs the logic NAND function.

Ordering Code:

Order Number	Package Number	Package Description
DM7400M	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
DM7400N	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

Connection Diagram



Function Table

$$Y = \overline{AB}$$

Inputs		Output
A	B	Y
L	L	H
L	H	H
H	L	H
H	H	L

H = HIGH Logic Level
L = LOW Logic Level

DM7400 Quad 2-Input NAND Gates

TEMA 2. FAMILIAS LÓGICAS

2.3.1.- HOJAS DE CARACTERÍSTICAS 7400

DM7400

Absolute Maximum Ratings^(Note 1)

Supply Voltage	7V
Input Voltage	5.5V
Operating Free Air Temperature Range	0°C to +70°C
Storage Temperature Range	−65°C to +150°C

Note 1: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

Recommended Operating Conditions

Symbol	Parameter	Min	Nom	Max	Units
V_{CC}	Supply Voltage	4.75	5	5.25	V
V_{IH}	HIGH Level Input Voltage	2			V
V_{IL}	LOW Level Input Voltage			0.8	V
I_{OH}	HIGH Level Output Current			−0.4	mA
I_{OL}	LOW Level Output Current			16	mA
T_A	Free Air Operating Temperature	0		70	°C

TEMA 2. FAMILIAS LÓGICAS

2.3.1.- HOJAS DE CARACTERÍSTICAS 7400

Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 2)	Max	Units
V_I	Input Clamp Voltage	$V_{CC} = \text{Min}, I_I = -12 \text{ mA}$			-1.5	V
V_{OH}	HIGH Level Output Voltage	$V_{CC} = \text{Min}, I_{OH} = \text{Max}$ $V_{IL} = \text{Max}$	2.4	3.4		V
V_{OL}	LOW Level Output Voltage	$V_{CC} = \text{Min}, I_{OL} = \text{Max}$ $V_{IH} = \text{Min}$		0.2	0.4	V
I_I	Input Current @ Maximum Input Voltage	$V_{CC} = \text{Max}, V_I = 5.5 \text{ V}$			1	mA
I_{IH}	HIGH Level Input Current	$V_{CC} = \text{Max}, V_I = 2.4 \text{ V}$			40	μA
I_{IL}	LOW Level Input Current	$V_{CC} = \text{Max}, V_I = 0.4 \text{ V}$			-1.6	mA
I_{OS}	Short Circuit Output Current	$V_{CC} = \text{Max}$ (Note 3)	-18		-55	mA
I_{CCH}	Supply Current with Outputs HIGH	$V_{CC} = \text{Max}$		4	8	mA
I_{CCL}	Supply Current with Outputs LOW	$V_{CC} = \text{Max}$		12	22	mA

Note 2: All typicals are at $V_{CC} = 5 \text{ V}$, $T_A = 25^\circ\text{C}$.

Note 3: Not more than one output should be shorted at a time.

[<Volver](#)

Switching Characteristics

at $V_{CC} = 5 \text{ V}$ and $T_A = 25^\circ\text{C}$

Symbol	Parameter	Conditions	Min	Max	Units
t_{PLH}	Propagation Delay Time LOW-to-HIGH Level Output	$C_L = 15 \text{ pF}$ $R_L = 400\Omega$		22	ns
t_{PHL}	Propagation Delay Time HIGH-to-LOW Level Output			15	ns

TEMA 2. FAMILIAS LÓGICAS

2.3.2.- HOJAS DE CARACTERÍSTICAS 4023

HCC/HFC4011B/12B/23B

ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
V_{DD}^*	Supply Voltage : HCC Types HCF Types	– 0.5 to + 20 – 0.5 to + 18	V V
V_I	Input Voltage	– 0.5 to $V_{DD} + 0.5$	V
I_I	DC Input Current (any one input)	± 10	mA
P_{tot}	Total Power Dissipation (per package) Dissipation per Output Transistor for T_{op} = Full Package-temperature Range	200	mW
		100	mW
T_{op}	Operating Temperature : HCC Types HCF Types	– 55 to + 125	°C
		– 40 to + 85	°C
T_{stg}	Storage Temperature	– 65 to + 150	°C

DYNAMIC ELECTRICAL CHARACTERISTICS ($T_{amb} = 25^\circ\text{C}$, $C_L = 50\text{pF}$, $R_L = 200\text{k}\Omega$, typical temperature coefficient for all V_{DD} values is $0.3\%/^\circ\text{C}$, all input rise and fall times = 20ns)

Symbol	Parameter	Test Conditions	Value			Unit
		V_{DD} (V)	Min.	Typ.	Max.	
t_{PLH} , t_{PHL}	Propagation Delay Time	5		125	250	ns
		10		60	120	
		15		45	90	
t_{THL} , t_{TLH}	Transition Time	5		100	200	ns
		10		50	100	
		15		40	80	

TEMA 2. FAMILIAS LÓGICAS

2.3.2.- HOJAS DE CARACTERÍSTICAS 4023

HCC/HFC4011B/12B/23B

STATIC ELECTRICAL CHARACTERISTICS (over recommended operating conditions)

Symbol	Parameter	Test Conditions				Value							Unit	
		V _I (V)	V _O (V)	I _O (μA)	V _{DD} (V)	T _{Low} *		25°C			T _{High} *			
						Min.	Max.	Min.	Typ.	Max.	Min.	Max.		
I _L	Quiescent Current	HCC Types	0/5			5		0.25		0.01	0.25		7.5	μA
			0/10			10		0.5		0.01	0.5		15	
			0/15			15		1		0.01	1		30	
			0/20			20		5		0.02	5		150	
		HCF Types	0/ 5			5		1		0.01	1		7.5	
			0/10			10		2		0.01	2		15	
			0/15			15		4		0.01	4		30	
V _{OH}	Output High Voltage	0/5		< 1	5	4.95		4.95			4.95		V	
		0/10		< 1	10	9.95		9.95			9.95			
		0/15		< 1	15	14.95		14.95			14.95			
V _{OL}	Output Low Voltage	5/0		< 1	5		0.05			0.05		0.05	V	
		10/0		< 1	10		0.05			0.05		0.05		
		15/0		< 1	15		0.05			0.05		0.05		
V _{IH}	Input High Voltage		0.5/4.5	< 1	5	3.5		3.5			3.5		V	
			1/9	< 1	10	7		7			7			
			1.5/13.5	< 1	15	11		11			11			
V _{IL}	Input Low Voltage		4.5/0.5	< 1	5		1.5			1.5		1.5	V	
			9/1	< 1	10		3			3		3		
			13.5/1.5	< 1	15		4			4		4		

TEMA 2. FAMILIAS LÓGICAS

2.3.2.- HOJAS DE CARACTERÍSTICAS 4023

Symbol	Parameter		Test Conditions				Value						Unit	
			V _I (V)	V _O (V)	I _O (μA)	V _{DD} (V)	T _{Low} *		25°C			T _{High} *		
							Min.	Max.	Min.	Typ.	Max.	Min.		Max.
I _{OH}	Output Drive Current	HCC Types	0/5	2.5		5	- 2		- 1.6	- 3.2		- 1.15		mA
			0/5	4.6		5	- 0.64		- 0.51	- 1		- 0.36		
			0/10	9.5		10	- 1.6		- 1.3	- 2.6		- 0.9		
		HCF Types	0/15	13.5		15	- 4.2		- 3.4	- 6.8		- 2.4		
			0/5	2.5		5	- 1.53		- 1.36	- 3.2		- 1.1		
			0/5	4.6		5	- 0.52		- 0.44	- 1		- 0.36		
			0/10	9.5		10	- 1.3		- 1.1	- 2.6		- 0.9		
			0/15	13.5		15	- 3.6		- 3.0	- 6.8		- 2.4		
I _{OL}	Output Sink Current	HCC Types	0/5	0.4		5	0.64		0.51	1		0.36		mA
			0/10	0.5		10	1.6		1.3	2.6		0.9		
			0/15	1.5		15	4.2		3.4	6.8		2.4		
		HCF Types	0/5	0.4		5	0.52		0.44	1		0.36		
			0/10	0.5		10	1.3		1.1	2.6		0.9		
			0/15	1.5		15	3.6		3.0	6.8		2.4		
I _{IH} , I _{IL}	Input	HCC	0/18			18		± 0.1		±10 ⁻⁵	± 0.1		± 1	μA
	Leakage Current	Types			Any Input									
		HCF Types	0/15			15		± 0.3		±10 ⁻⁵	± 0.3		± 1	
C _I	Input Capacitance				Any Input					5	7.5			pF

TEMA 2. FAMILIAS LÓGICAS

2.3.3.- COMPATIBILIDAD ENTRE FAMILIAS LÓGICAS

COMPATIBILIDAD ENTRE FAMILIAS LÓGICAS:

Se pueden interconectar puertas de distintas tecnologías siempre que se cumpla que sean **compatibles en tensión e intensidad**.

OUT


IN

$$V_{OHmin} \text{ (driver)} > V_{IHmin} \text{ (carga)}$$

$$V_{OLmax} \text{ (driver)} < V_{ILmax} \text{ (carga)}$$

$$I_{OHmax} \text{ (driver)} > I_{IHmax} \text{ (carga)}$$

$$I_{OLmax} \text{ (driver)} > I_{ILmax} \text{ (carga)}$$



TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio:

Por una puerta circulan 2 mA cuando su salida está a nivel alto y 3.6 mA cuando está a nivel bajo. Calcular su disipación de potencia media si V_{CC} es 5V. La puerta funciona con un ciclo de trabajo del 50%

Corriente I_{CC} media:

$$I_{CC} = \frac{I_{CCH} + I_{CCL}}{2} = \frac{2.0 \text{ mA} + 3.6 \text{ mA}}{2} = 2.8 \text{ mA}$$

Disipación de potencia media P_D :

$$P_D = V_{CC} \cdot I_{CC} = (5V)(2.8 \text{ mA}) = 14 \text{ mW}$$

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio propuesto:

Por una puerta circulan 1.5 mA cuando su salida está a nivel alto y 2.8 mA cuando está a nivel bajo. Calcular su disipación de potencia media si V_{CC} es 5V. La puerta funciona con un ciclo de trabajo del 50%

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (II):

Utilizando la hoja de características del 7400 determinar el fan-out de una puerta NAND.

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

DM7400

Absolute Maximum Ratings^(Note 1)

Supply Voltage	7V
Input Voltage	5.5V
Operating Free Air Temperature Range	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

Note 1: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

Recommended Operating Conditions

Symbol	Parameter	Min	Nom	Max	Units
V_{CC}	Supply Voltage	4.75	5	5.25	V
V_{IH}	HIGH Level Input Voltage	2			V
V_{IL}	LOW Level Input Voltage			0.8	V
I_{OH}	HIGH Level Output Current			-0.4	mA
I_{OL}	LOW Level Output Current			16	mA
T_A	Free Air Operating Temperature	0		70	°C

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 2)	Max	Units
V_I	Input Clamp Voltage	$V_{CC} = \text{Min}, I_I = -12 \text{ mA}$			-1.5	V
V_{OH}	HIGH Level Output Voltage	$V_{CC} = \text{Min}, I_{OH} = \text{Max}$ $V_{IL} = \text{Max}$	2.4	3.4		V
V_{OL}	LOW Level Output Voltage	$V_{CC} = \text{Min}, I_{OL} = \text{Max}$ $V_{IH} = \text{Min}$		0.2	0.4	V
I_I	Input Current @ Maximum Input Voltage	$V_{CC} = \text{Max}, V_I = 5.5 \text{ V}$			1	mA
I_{IH}	HIGH Level Input Current	$V_{CC} = \text{Max}, V_I = 2.4 \text{ V}$			40	μA
I_{IL}	LOW Level Input Current	$V_{CC} = \text{Max}, V_I = 0.4 \text{ V}$			-1.6	mA
I_{OS}	Short Circuit Output Current	$V_{CC} = \text{Max}$ (Note 3)	-18		-55	mA
I_{CCH}	Supply Current with Outputs HIGH	$V_{CC} = \text{Max}$		4	8	mA
I_{CCL}	Supply Current with Outputs LOW	$V_{CC} = \text{Max}$		12	22	mA

Note 2: All typicals are at $V_{CC} = 5 \text{ V}$, $T_A = 25^\circ\text{C}$.

Note 3: Not more than one output should be shorted at a time.

Switching Characteristics

at $V_{CC} = 5 \text{ V}$ and $T_A = 25^\circ\text{C}$

Symbol	Parameter	Conditions	Min	Max	Units
t_{PLH}	Propagation Delay Time LOW-to-HIGH Level Output	$C_L = 15 \text{ pF}$ $R_L = 400\Omega$		22	ns
t_{PHL}	Propagation Delay Time HIGH-to-LOW Level Output			15	ns

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (II):

Utilizando la hoja de características del 7400 determinar el fan-out de una puerta NAND.

De la hoja de características obtenemos:

$$I_{IHmax} = 40 \text{ uA}$$

$$I_{ILmax} = -1.6 \text{ mA}$$

$$I_{OHmax} = -0.4 \text{ mA}$$

$$I_{OLmax} = 16 \text{ mA}$$

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio:

Utilizando la hoja de características del 7400 determinar el fan-out de una puerta NAND.

La forma de calcular el fan-out para el estado de salida alto se calcula empleando la expresión siguiente:

$$\left| \frac{I_{OH(max)}}{I_{IH(max)}} \right| = \frac{400 \mu A}{40 \mu A} = 10$$

Para el cálculo del fan-out en el estado de salida bajo se calcula empleando la expresión siguiente:

$$\left| \frac{I_{OL(max)}}{I_{IL(max)}} \right| = \frac{16 mA}{1.6 mA} = 10$$

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (IV):

Utilizando la hoja de características del 7400 determinar el nivel de ruido de una puerta NAND.

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (IV):

Utilizando la hoja de características del 7400 determinar el nivel de ruido de una puerta NAND.

De la [hoja de características](#) se obtienen los valores:

$$V_{IHmin} = 2V$$

$$V_{ILmax} = 0.8V$$

$$V_{OHmin} = 2.4V$$


$$V_{OLmax} = 0.4V$$

- Margen de ruido a nivel bajo (V_{NIL}):

$$V_{NIL} = V_{ILmax} - V_{OLmax}$$

- Margen de ruido a nivel alto (V_{NIH}):

$$V_{NIH} = V_{OHmin} - V_{IHmin}$$



TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (IV):

Utilizando la hoja de características del 7400 determinar el nivel de ruido de una puerta NAND.

$$V_{NL} = V_{ILmax} - V_{OLmax} = 0.8 - 0.4 = 0.4V$$

$$V_{NH} = V_{OHmin} - V_{IHmin} = 2.4 - 2 = 0.4V$$

En este caso ambos coinciden

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (V):

Utilizando la figura determina el nivel de ruido de los circuitos CMOS.


Para el circuito CMOS obtenemos:

$$V_{IHmin} = 3.5V$$

$$V_{ILmax} = 1V$$

$$V_{OHmin} = 4.9V$$

$$V_{OLmax} = 0.1V$$



TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (V):

Utilizando la figura determina el nivel de ruido de los circuitos CMOS.

$$V_{NL} = V_{ILmax} - V_{OLmax} = 1 - 0.1 = 0.9V$$

$$V_{NH} = V_{OHmin} - V_{IHmin} = 4.9 - 3.5 = 1.4V$$

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (VI):

Utilizando la figura determina el nivel de ruido de los circuitos TTL.


Para el circuito TTL obtenemos:

$$V_{IHmin} = 2V$$

$$V_{ILmax} = 0.8V$$

$$V_{OHmin} = 2.4V$$

$$V_{OLmax} = 0.4V$$



TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (VI):

Utilizando la figura determina el nivel de ruido de los circuitos TTL.

$$V_{NL} = V_{ILmax} - V_{OLmax} = 0.8 - 0.4 = 0.4V$$

$$V_{NH} = V_{OHmin} - V_{IHmin} = 2.4 - 2 = 0.4V$$


En este caso ambos coinciden

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS


Ejercicio (VII):

Utilizando la figura determina la compatibilidad entre la familia CMOS y la TTL.



Requisitos exigidos:

$$V_{NH} \geq 0V \quad y \quad V_{NL} \geq 0V$$



TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (VII):

Utilizando la figura determina la compatibilidad entre la familia CMOS y la TTL.

Consideramos los valores de tensiones entre la salida de la familia CMOS y la entrada de la TTL

$$V_{NL} = V_{ILmax} - V_{OLmax} = 0.8 - 0.1 = 0.7V$$

$$V_{NH} = V_{OHmin} - V_{IHmin} = 4.9 - 2 = 2.9V$$


En este caso ambos valores son positivos, por lo que **SÍ** son compatibles en tensión

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS


Ejercicio (VIII):

Utilizando la figura determina la compatibilidad entre la familia TTL y la CMOS.



Requisitos exigidos:

$$V_{NH} \geq 0V \quad y \quad V_{NL} \geq 0V$$



TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (VIII):

Utilizando la figura determina la compatibilidad entre la familia TTL y la CMOS.

Consideramos los valores de tensiones de salida de la familia TTL y la entrada de la CMOS

$$V_{NL} = V_{ILmax} - V_{OLmax} = 1 - 0.4 = 0.6V$$

$$V_{NH} = V_{OHmin} - V_{IHmin} = 2.4 - 3.5 = -1.1V$$

En este caso aparece un valor negativo, por lo que **NO** son compatibles en tensión

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (IX):

Utilizando las hojas de características ([4023](#) y [7400](#)) determina la compatibilidad entre la familia CMOS y la TTL en tensiones y corrientes:

[Requisitos exigidos](#)

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (IX):

Utilizando las hojas de características ([4023](#) y [7400](#)) determina la compatibilidad entre la familia CMOS y la TTL en tensiones y corrientes:

Considerando los valores de tensiones entre la salida de la familia CMOS y la entrada de la TTL tenemos:

$$V_{OHmin} > V_{IHmin} \quad 4.95V > 2V$$

$$V_{OLmax} < V_{ILmax} \quad 0.05V < 0.8V$$

En este caso ambas condiciones se cumplen,
por lo que **SÍ** son compatibles en tensión

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (IX):

Utilizando las hojas de características ([4023](#) y [7400](#)) determina la compatibilidad entre la familia CMOS y la TTL en tensiones y corrientes:

Considerando los valores de corrientes o intensidades entre la salida de la familia CMOS y la entrada de la TTL tenemos:

$$I_{OHmax} > I_{IHmax} \quad 3.2mA > 20\mu A$$

$$I_{OLmax} > I_{ILmax} \quad 1mA > 0.36mA$$

En este caso ambas condiciones se cumplen, por lo que **SÍ** son compatibles en intensidad: al cumplirse ambas condiciones se puede concluir que la configuración pedida **es compatible**.

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (X):


Utilizando las hojas de características ([7400](#) y [4023](#)) determina la compatibilidad entre la familia TTL y la CMOS en tensiones y corrientes.

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

COMPATIBILIDAD ENTRE FAMILIAS LÓGICAS:

Se pueden interconectar puertas de distintas tecnologías siempre que se cumpla que sean **compatibles en tensión e intensidad**.



[<Volver](#)

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (X):

Utilizando las hojas de características ([7400](#) y [4023](#)) determina la compatibilidad entre la familia TTL y la CMOS en tensiones y corrientes.

Consideramos los valores de tensiones de salida de la familia TTL y la entrada de la CMOS

$$V_{OHmin} > V_{IHmin} \quad 2.7V > 3.5V$$

$$V_{OLmax} < V_{ILmax} \quad 0.5V < 1.5V$$

En este caso solo se cumple la segunda condición, por lo que **NO** son compatibles en tensión, ya se podría indicar que la configuración pedida es incompatible, no obstante, determinamos la compatibilidad en intensidad a continuación.

TEMA 2. FAMILIAS LÓGICAS

2.4.- EJEMPLOS - EJERCICIOS

Ejercicio (X):

Utilizando las hojas de características ([7400](#) y [4023](#)) determina la compatibilidad entre la familia TTL y la CMOS en tensiones y corrientes.

Consideramos los valores de intensidad de salida de la familia TTL y la entrada de la CMOS

$$I_{OHmax} > I_{IHmax} \quad 0.4mA > 0.1uA$$

$$I_{OLmax} > I_{ILmax} \quad 8mA > 0.1uA$$

En este caso se cumplen ambas condiciones, por lo que **SÍ** son compatibles en intensidad, aunque al no serlo en tensión, no lo son de forma general.

TEMA 2. FAMILIAS LÓGICAS

BIBLIOGRAFÍA

Sistemas digitales: principios y aplicaciones 10ª ed. Autor: Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss. Editorial: México : Pearson Educación, 2007

Fundamentos de sistemas digitales. Edición: 11ª ed. Autor: Thomas L. Floyd. Editorial: Madrid : Pearson Educación, 2016

Problemas resueltos de circuitos lógicos. Autor: Raquel Cervigón Abad. Editorial: UCLM Cuenca, 2010. <https://books.google.es>